

# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE  
MINISTRY OF ECONOMIC AFFAIRS  
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，  
其申請資料如下：

This is to certify that annexed is a true copy from the records of this  
office of the application as originally filed which is identified hereunder:

申 請 日：西元 2003 年 01 月 20 日  
Application Date

申 請 案 號：092201005  
Application No.

申 請 人：大眾電腦股份有限公司  
Applicant(s)

局 長  
Director General

蔡 練 生

發文日期：西元 2003 年 6 月 9 日  
Issue Date

發文字號：09220560820  
Serial No.

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

## 新型專利說明書

一、 新型名稱	中 文	狀態顯示裝置
	英 文	
二、 創作人 (共1人)	姓 名 (中文)	1. 鄭貴忠
	姓 名 (英文)	1. Cheng, Kang-Chung
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 台北市內湖區陽光街300號7樓
	住居所 (英 文)	1.
三、 申請人 (共1人)	名稱或 姓 名 (中文)	1. 大眾電腦股份有限公司
	名稱或 姓 名 (英文)	1. First International Computer Inc.
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 台北市陽光街300號 8樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. 8F, No. 300, YangGuang St., Taipei, Taiwan, R.O.C.
	代表人 (中文)	1. 簡明仁
	代表人 (英文)	1.




四、中文創作摘要 (創作名稱：狀態顯示裝置)

一種狀態顯示裝置，用以顯示資料處理裝置之狀態資料。狀態顯示裝置包括通用非同步收發 ( Universal Asynchronous Receiver/Transmitter , UART) 介面及顯示裝置。通用非同步收發介面可將接收到的狀態資料利用串列方式輸出至顯示裝置，當顯示裝置收到此狀態資料後，可利用微處理器產生一對應於狀態資料的顯示信號，並將顯示信號饋入多段顯示模組，讓多段顯示模組顯示的符號反應出系統狀態。

五、(一)、本案代表圖為：(無)

(二)、本案代表圖之元件代表符號簡單說明：(無)

英文創作摘要 (創作名稱：)



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第一百零五條準用  
第二十四條第一項優先權

無

二、☐主張專利法第一百零五條準用第二十五條之一第一項優先權：

申請案號：

日期：

無

三、主張本案係符合專利法第九十八條第一項☐第一款但書或☐第二款但書規定之期間

日期：



## 五、創作說明 (1)



### 【創作所屬之技術領域】

本創作是有關於一種顯示裝置，且特別是有關於一種顯示系統狀態之數位裝置。

### 【先前技術】

拜電腦工業發達之賜，各類硬體設備一應俱全，為滿足硬體工程師在除錯 (debug) 方面的需求，除錯卡 (debug card) 便應運而生。目前的除錯卡多應用在個人電腦，耦接在主機板的 PCI 匯流排或 ISA 匯流排上，並利用除錯卡上的燈號或數字顯示系統狀態。由於匯流排的接腳定義複雜，此等作法將增加除錯卡在實現時的複雜度；此外，因為除錯卡將佔用一個匯流排插槽 (slot)，故也因此犧牲了電腦系統的擴充性，十分不划算。基於上述原因，目前也有主機板廠商直接將除錯卡內建在主機板上，如此雖可節省一個插槽的使用，但卻無助於解決其他問題。

舉例來說，由於除錯卡接在主機板上，而主機板被電腦機殼所封閉，因此當系統運作失常時，便需要將機殼拆開來檢視除錯卡上所顯示的錯誤訊息，非常不方便。此外，大多數內建於主機板上的除錯卡只能偵測出開機測試 (即所謂的 POST, Power On Self Test) 的異常，對系統開機完畢後的偵測功能付之闕如。目前電腦網路的應用層面早已十分普及，對系統穩定度的要求也相當高，若系統運作出現問題時，一個無法顯示系統狀態的除錯卡顯然無



## 五、創作說明 (2)

法滿足實際需求。就算已採用可偵測系統狀態的除錯卡，卻必須拆開機殼才能看到錯誤訊息，在無法關機的伺服器上冒險做拆開機殼的舉動，可能會對硬體帶來更大的損害。

### 【創作內容】


有鑑於此，本創作的目的就是在提供一種狀態顯示裝置，可外接於電腦連接埠上以方便檢視。

本創作的另一目的就是在提供一種狀態顯示裝置，以顯示系統在開機狀態下的錯誤訊息。

根據本創作的目的，提出一種狀態顯示裝置，此裝置之簡述如下：

狀態顯示裝置係用以顯示資料處理裝置之狀態資料，此等資料處理裝置例如是伺服器或個人電腦。狀態顯示裝置包括通用非同步收發 (Universal Asynchronous Receiver/Transmitter, UART) 介面及顯示裝置，通用非同步收發介面可將接收到的狀態資料利用串列方式加以輸出，當顯示裝置接收到通用非同步收發介面所傳來的狀態資料後，可利用微處理器產生一對應於狀態資料的顯示信號，接著將顯示信號饋入多段顯示模組，以顯示出對應於該狀態資料之符號讓使用者辨識。

為讓本創作之上述目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：





## 五、創作說明 (3)

### 【實施方式】

本創作的構想，是將除錯卡電路模組化，接在資料處理裝置上既有的連接埠上，以達到不拆機殼便能檢視系統狀態的目的；此等資料處理裝置例如是伺服器或個人電腦。眾所周知，電腦上會配備多種規格的連接埠，其中串列埠 (serial port) 不但資料格式的複雜度較低而易於實施，且可供利用的機會較大 (一般電腦大多配置兩個串列埠，其一用於數據機而另一個常閒置不用，此閒置之串列埠即可用於除錯卡。若該電腦使用網路卡連線則兩串列埠均可供應用，具有極佳的使用彈性)，因此下文將針對外接於串列埠的狀態顯示裝置加以說明。



請參照第 1 圖，其繪示依照本創作一較佳實施例所提供的狀態顯示裝置方塊圖。狀態顯示裝置包括通用非同步收發 (Universal Asynchronous Receiver/Transmitter, UART) 介面 110 及顯示裝置 120，顯示裝置 120 中包括有微處理器 (microprocessor) 125 及多段顯示模組 (multi-segments display module) 127，其中微處理器 125 例如是 8051 單晶片。狀態資料係用以反應開機測試或進入作業系統後的系統狀態，當通用非同步收發介面 110 接收到狀態資料後，可將其轉換為串列型態輸出，讓顯示裝置 120 加以顯示。由於通用非同步收發介面 110 係利用串列方式輸出狀態資料，因此通用非同步收發介面 110 與顯示裝置 120 間的接線將十分單純。以 RS-232 規格為例，本



#### 五、創作說明 (4)

創作無須使用 RS-232規格中的非同步資料傳輸速率 (Baud Rate)、流量控制 (XON/XOFF, RTS/CTS) 等信號，僅需傳送資料線 Tx、接收資料線 Rx、電源線 (power) 及地線 (Gnd)即可完成狀態資料的傳遞工作；若狀態顯示裝置本身不需回傳資料至通用非同步收發介面 110，甚至僅需傳送資料線 Tx、電源線及地線三條接線即可正常運作，因此可將接線數目降至最低，結構十分精簡。

在作法上，可利用作業系統下的應用程式偵測系統狀態，或利用預設於 BIOS程式偵測系統狀態資料，並產生一對應於系統狀態的狀態資料，讓使用者瞭解系統的運作情形。一般之實施方式是於開機時先由 BIOS程式檢測系統狀態並發出狀態資料，等作業系統開啟後，隨後再由作業系統檢測系統狀態並發出狀態資料。微處理器 125在接收到狀態資料後，可輸出一對應於該狀態資料的顯示信號 DS至多段顯示模組 127，讓多段顯示模組 127顯現出對應於該狀態資料的符號，此等符號例如是數字、英文字母或特殊字元等。在作法上，多段顯示模組 127可利用至少一七段顯示器 (seven-segment display) 實現之，請參照第 2A 圖，其繪示利用三個七段顯示器組成多段顯示模組的情形。多段顯示模組 127包括三個七段顯示器 270，並依據由微處理器 125傳來的顯示信號 DS顯示出相對應的符號。七段顯示器由排列為 "8"字型的七個 LED所組成，加上右下角的圓點，一般是利用 8個信號分別控制各個 LED的明暗。也就是說，顯示信號 DS可包括位元選擇信號 b1, b2, b3及選







#### 五、創作說明 (5)

段信號 s1, s2, s3, s4, s5, s6, s7, s8, 其中位元選擇 (bit selection) 信號可用來指定三個七段顯示器 270 中的某一個致能 (enable) (未被指定的另兩個為禁能, disable), 而選段 (segment selection) 信號則指定致能的七段顯示器 270 中各個 LED 的明暗狀態, 以顯示出對應於狀態資料的符號。在應用上可令三個七段顯示器 270 不斷地輪流作用, 只要切換的頻率夠快, 視覺暫留的現象將讓使用者看到三個七段顯示器 270 所共同顯示的結果, 而不會察覺出三個七段顯示器 270 依序明暗。例如第 2B 圖即多段顯示模組所顯示的英文字母 APH, 第 2C 圖顯示出數字 258, 第 2D 圖顯示出具意義的特殊字元, 讓使用者可透過查表的方式知道多段顯示模組所呈現出的符號所代表的系統狀態。當然多段顯示模組 120 也可以呈現出英文字母與數字的組合, 例如 A07、P12 等, 十分具有彈性。

以下將舉例說明多段顯示模組 127 所顯示的符號含意, 請參照表一。第一行表示多段顯示模組所顯示的符號, 第二行表示當時正在執行的程序, 第三行表示錯誤訊息所代表的意義。初始化 CPU 時, 多段顯示模組 127 顯示 "8.8.8.", 若初始化 CPU 完成則進行下一個初始 BIOS 的程序, 執行此程序時多段顯示模組 127 便顯示 P01。若初始化 BIOS 的程序失敗, 則多段顯示模組 127 所顯示的 "P01" 便會閃爍, 此時使用者就可以知道是初始化 BIOS 的程序出了問題。為達上述閃爍功能, 在作法上, 可利用檢測各程序的執行時間加以實現。舉例來說, 若執行某程序時超過了正



# 五、創作說明 (6)

常的執行時間（例如超過4秒鐘，可由程式設定之），系統便據以判定該程序執行有誤，而下達指令讓多段顯示模組127所顯示的符號閃爍。換句話說，使用者只要將閃爍的符號對照查表，就可以得知問題所在，相當方便。

顯示符號	執行程序	錯誤訊息意義
8.8.8.	初始化CPU	CPU錯誤
P01	初始化BIOS	開機區塊錯誤
P02	檢查BIOS	BIOS ROM 加總錯誤
P03	展開記憶體檢查	解壓縮錯誤
P04	解壓縮BIOS	
P05	檢查CPU	
P06	BIOS設定	
P07	檢查AC狀態	
P08	RAID BIOS	RAID錯誤
P09	初始化開機元件	無開機元件
P10	系統開機	開機失敗

表 一





## 五、創作說明 (7)

另一方面，微處理器 125 的主要功能，在於將通用非同步收發介面 110 所饋入的狀態資料轉換為顯示信號 DS，讓多段顯示模組 127 顯示出相應於狀態資料之數字或符號，供使用者辨識。在實務上，狀態資料可利用 8 個位元加以組合，各位元之定義如表二所示。

8	7	6	5	4	3	2	1
On/Off	CMD1	CMD0	SEL4	SEL3	SEL2	SEL1	SEL0

表二



狀態資料中各位元之定義係依據不同的命令模式而定，依據點亮多段顯示模組 127 方式的不同，在設計時可制訂查表模式及循序模式等兩種不同的位元定義，以增加實作的彈性。如表二所示，依各位元之功能不同，可將狀態資料之 8 個位元區分為三部分：其一是位元 8 的開關位元 (On/Off)，用以致能或禁能多段顯示模組 127；其二是由位元 7 及位元 6 所組成的命令模式位元 (CMD1, CMD0)，用以選擇不同的命令模式；其三是由位元 5 至位元 0 所組成的顯示位元，用以點亮多段顯示模組 127 中的 LED。當開關位元為 1 時可將多段顯示模組 127 開啟，當開關位元為 0 時則將多段顯示模組 127 關閉。另一方面，由於命令模式位元 CMD1, CMD0 由兩個位元所組成，故可以有 4 種不同的組



#### 五、創作說明 (8)

合，以決定出四種不同的命令模式，例如查表模式 (CMD1=0, CMD0=1) 及循序模式 (CMD1=1, CMD0=0) 等，下文中將針對這兩種模式的顯示方法加以說明。

請參照表三，其繪示查表模式下的顯示位元及其對應的顯示結果。當微處理器 125 接收到狀態資料後，會先依據狀態資料中的命令模式位元 CMD1, CMD0 判斷命令模式，故當微處理器 125 檢測出 CMD1=0, CMD0=1 時，便會依查表模式令多段顯示模組 127 顯示狀態資料。所謂查表模式，是利用顯示位元之值查表，讓多段顯示模組 127 顯示出查表結果。顯示位元由 5 個位元所組成，共計有 00h 至 1Fh 等 32 種不同組成 (16 進制)；當微處理器 125 檢測出顯示位元之值為 05h 時，可依據 05h 加以查表而得到相對應的顯示信號 DS，令多段顯示模組 127 直接點亮多段顯示模組 127 中各相關的 LED 以顯示出 "P05" 的符號。請特別注意，查表模式下是一次點亮多段顯示模組 127 中的各 LED 將符號顯示出來 (例如 P05)，而不是以依序點亮某一個七段顯示器 270 的方式加以顯示 (此為循序模式，下文中將加以介紹)。更進一步地說，當系統在執行 CPU 檢查時，可送出顯示位元之值為 05h 的狀態資料，而後微處理器 125 依據 05h 查表，即可查出欲令多段顯示模組 127 顯示 "P05" 所需的顯示信號 DS 的格式，並將此顯示信號 DS 產生出來，饋入多段顯示模組 127 中。當多段顯示模組 127 接收到此等顯示信號 DS 後，即可據以顯示出 "P05" 的符號，讓使用者知道此時系統正執行 CPU 檢查。



五、創作說明 (9)

顯示位元之值	顯示結果	顯示位元之值	顯示結果
00h	P00	10h	P16
01h	P01	11h	P17
02h	P02	12h	P18
03h	P03	13h	P19
04h	P04	14h	P20
05h	P05	15h	P21
06h	P06	16h	P22
07h	P07	17h	P23
08h	P08	18h	P24
09h	P09	19h	P25
0Ah	P10	1Ah	P26
0Bh	P11	1Bh	P27
0Ch	P12	1Ch	P28
0Dh	P13	1Dh	P29
0Eh	P14	1Eh	P30
0Fh	P15	1Fh	P31



表 三



## 五、創作說明 (10)

當微處理器 125 檢測出  $CMD1=1$ ,  $CMD0=0$  時，便會依循序模式令多段顯示模組 127 顯示狀態資料。所謂循序模式，是先選擇要讓哪一個七段顯示器 270 致能，然後再決定將被致能的七段顯示器中哪幾個 LED 點亮，以顯示出對應的符號。在循序模式下，顯示位元的定義與查表模式不同，此時利用顯示位元中的兩個位元（例如 SEL4 及 SEL3，以下稱選擇位元）來指定三個七段顯示器 270 中的哪一個被致能，並利用其他三個位元（例如 SEL2, SEL1 及 SEL0，以下稱選段位元）來點亮被致能的七段顯示器 270 中的哪幾個 LED。舉例來說，當多段顯示模組 127 欲顯示 P05 時，會先利用選擇位元致能左側的七段顯示器 270，並以選段位元讓該七段顯示器 270 顯示 'P'。接著利用選擇位元致能中間的七段顯示器 270，並以選段位元讓該七段顯示器 270 顯示 '0'。最後，利用選擇位元致能右側的七段顯示器 270，並以選段位元讓該七段顯示器 270 顯示 '5'。與查表模式不同的是，循序模式是直接利用狀態資料點亮多段顯示模組，其方法是依序致能多段顯示模組中的各個七段顯示器以顯示出相對應的符號，當多段顯示模組具有三個七段顯示器時便需要由三組狀態資料（分別顯示 P, 0, 5）組合出所欲顯示的符號（P05）。

再者，由於伺服器本身不具螢幕，故障發生時常讓維修人員常一籌莫展。本創作應用於伺服器中，由於採外接式設計，故只要將顯示裝置所呈現的錯誤訊息查表，即可得知錯誤所在，故可有效解決以往未能掌握系統狀況的難





##### 五、創作說明 (11)

題。當然本創作亦可應用於個人電腦，而不脫離本創作之精神。

在實際應用上，本創作可於進入作業系統後，以應用程式利用前窗顯示的方式實現之。前窗顯示的內容可自行設定，例如上網時可藉由IP資料取得網路資訊，如上網人數或網路狀態等。亦可以於正連線時顯示一組數字，待連線後顯示另一組數字，以正確掌握系統連線的狀態。系統狀態的更新時間可以自行設定，例如每5秒更新一次，以即時反應系統最近的狀態。使用者完全不用拆開機殼或插卡，只要依據狀態顯示裝置所顯示的數字加以查表，便可輕易得知系統狀態，方便性較以往大幅提昇。

本創作上述實施例所揭露之狀態顯示裝置，可外接於伺服器或個人電腦的串列埠上，以顯示出對應於系統狀態的符號，方便使用者除錯或硬體維修，以解決長久以來系統狀態不易掌握的問題，尤其應用於伺服器上更能彰顯本創作之傑出成效。此外，若狀態顯示裝置本身配置有電源供應裝置（例如電池），則僅需一條傳送資料線Tx即可顯示出串列式的資料傳輸方法，將資料處理裝置之狀態資料顯示出來。即使狀態顯示裝置本身的未配置有電源供應裝置，也需要自系統中取得運作所需的電源，也只需三條信號線（Tx），接線十分容易。

綜上所述，雖然本創作已以一較佳實施例揭露如上，然其並非用以限定本創作，任何熟習此技藝者，在不脫離



五、創作說明 (12)

本創作之精神和範圍內，當可作各種之更動與潤飾，因此本創作之保護範圍當視後附之申請專利範圍所界定者為準。





## 六、申請專利範圍

1. 一種狀態顯示裝置，用以顯示一資料處理裝置之狀態資料，該狀態顯示裝置包括：

一通用非同步收發 ( Universal Asynchronous Receiver/Transmitter, UART) 介面，用以接收該狀態資料，並利用串列 ( serial) 方式輸出該狀態資料；以及一顯示裝置，包括：

一微處理器 ( microprocessor)，耦接至該通用非同步收發介面，用以依據該通用非同步收發介面所輸出之該狀態資料輸出一顯示信號；及

一段顯示模組，耦接至該微處理器，用以顯示對應於該顯示信號之一符號。

2. 如申請專利範圍第 1 項所述之狀態顯示裝置，其中該多段顯示模組包括至少一七段顯示器 ( seven-segment display)。


3. 如申請專利範圍第 1 項所述之狀態顯示裝置，其中該資料處理裝置係伺服器 ( server)。

4. 如申請專利範圍第 1 項所述之狀態顯示裝置，其中該資料處理裝置係個人電腦 ( personal computer, PC)。

5. 如申請專利範圍第 1 項所述之狀態顯示裝置，其中該符號係數字。

6. 如申請專利範圍第 1 項所述之狀態顯示裝置，其中該符號係英文字母。

7. 如申請專利範圍第 1 項所述之狀態顯示裝置，其中



#### 六、申請專利範圍

該符號係特殊字元。

8.如申請專利範圍第1項所述之狀態顯示裝置，其中該通用非同步收發介面係藉由一傳送資料線、一電源線及一地線與該微處理器耦接。

9.如申請專利範圍第1項所述之狀態顯示裝置，其中該通用非同步收發介面所輸出之該狀態資料係符合 RS-232 規格。

10.如申請專利範圍第1項所述之狀態顯示裝置，其中該微處理器係 8051 單晶片。

11.如申請專利範圍第1項所述之狀態顯示裝置，其中該顯示裝置係外接於該資料處理裝置之串列埠 (serial port)。

12.如申請專利範圍第2項所述之狀態顯示裝置，其中該狀態資料包括一開關位元、至少一命令模式位元及複數個顯示位元，其中該命令模式位元係用以定義該些顯示位元之顯示模式，且該微處理器係依據該顯示模式決定多段顯示模組之顯示方式。

13.如申請專利範圍第12項所述之狀態顯示裝置，其中該顯示模式包括一查表模式及一循序模式。

14.如申請專利範圍第13項所述之狀態顯示裝置，其中當該微處理器判定該顯示模式為該查表模式時，係依據該些顯示位元之值查表以產生該顯示信號，令該多段顯示模組依據該顯示信號顯示該符號。

15.如申請專利範圍第14項所述之狀態顯示裝置，其



六、申請專利範圍

中該符號係數字。

16.如申請專利範圍第14項所述之狀態顯示裝置，其中該符號係英文字母。


17.如申請專利範圍第14項所述之狀態顯示裝置，其中該符號係特殊字元。

18.如申請專利範圍第13項所述之狀態顯示裝置，其中當該微處理器判定該顯示模式為該循序模式時，係利用該顯示位元中的一選擇位元指定所欲致能之該七段顯示器，並依據該顯示位元中的複數個選段位元之狀態令被致能之該七段顯示器顯示該符號。


19.如申請專利範圍第18項所述之狀態顯示裝置，其中該符號係數字。

20.如申請專利範圍第18項所述之狀態顯示裝置，其中該符號係英文字母。


21.如申請專利範圍第18項所述之狀態顯示裝置，其中該符號係特殊字元。



第 1/19 頁



第 2/19 頁



第 3/19 頁




第 4/19 頁




第 4/19 頁



第 5/19 頁




第 5/19 頁




第 6/19 頁




第 6/19 頁




第 7/19 頁



第 7/19 頁




第 8/19 頁




第 8/19 頁




第 9/19 頁



第 10/19 頁



第 10/19 頁



第 11/19 頁




第 12/19 頁



第 13/19 頁




第 14/19 頁




第 16/19 頁




第 18/19 頁




第 11/19 頁




第 13/19 頁




第 14/19 頁




第 15/19 頁




第 17/19 頁




第 19/19 頁





第 1 圖



第 2A 圖



第 2B 圖



第 2C 圖



第 2D 圖